同步复位信号优点
1)利于静态时序分析工具的分析
2)可以滤除复位信号中有效持续时间短于时钟周期的毛刺，有很高的抗干扰性
3)有利于基于周期的仿真工具的仿真
复位信号重要性是
随着集成电路设计技术的发展，单芯片电路的设计规模越来越大，设计复杂度也相应地越来越高。
目前，在集成电路设计中，特别是以SoC芯片(System on chip片上系统)为代表的大规模集成电路设计中，通常都采用同步时序设计方法。即芯片内部的所有触发器都工作于相同的时钟信号，而且触发器状态的翻转也都发生在同一时刻。
同步时序设计方法要求芯片内部时钟信号到达芯片内部各个触发器的时间一致。实际上，由于时钟信号到达各个触发器所经历路径的不同，将会导致各个触发器上时钟信号的延时都不太一致。为了保证时钟沿到达各个触发器的时间相同，设计人员通常需要对时钟经历的各个路径时进行补偿，即进行时钟树的平衡。